PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-227562

(43) Date of publication of application: 08.10,1991

(51)Int.Cl.

H01L 27/092

H01L 29/784

(21)Application number: 02-024117

4117 (71)Applicant:

NEC CORP

(22)Date of filing:

01.02.1990

(72)Inventor:


KASAI NAOKI

(54) INSULATED-GATE FIELD-EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD

(57)Abstract

PURPOSE; To relax an electric field in a region deep-depleted by depositing a substance whose work function differs from that of a first gate electrode on the side wall of first gate electrode patterns.

CONSTITUTION: Patterns for first gate electrodes 5 are formed in a region on a gate insulation film 4 deposited on a substrate having a first conductive type semiconductor region, a substance whose work function differs from that of the first gate electrodes (The work function is smaller than that of the first gate electrodes 5 in the case of an n channel electric field—effect transistor) is deposited and reactive ion etching is performed. The deposite substance only on the side walls of the first gate electrodes 5 is left, and used as a second gate electrode 6. Then, a second conductivity type semiconductor layer is formed on a region which excludes the part under the third gate electrodes 5 on the surface of the first conductivity type semiconductor. More specifically, in the case of an n channel MOSFET, the second gate electrode which depends on an n type diffusion layer, has a work function smaller than that of the first gate electrodes. This construction makes it possible to relax the electric field in the deep-depleted regions.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

®日本国特許庁(JP)

⑩ 特 許 出 顯 公 開

⑫ 公 開 特 許 公 報 (A) 平3-227562

(5) Int. CL. 5

號別記号

庁内整理番号

❸公開 平成3年(1991)10月8日

H 01 L 27/092 29/784

H 01 L 27/08

321 D 301 G

29/78 審査請求 未請求 請求項の数 2 (全5頁)

劉発明の名称

絶縁ゲート電界効果トランジスタとその製造方法

願 平2-24117 ②特

22出 願 平2(1990)2月1日.

@発 明

笠 井 直 記 東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原

発明の名称

絶縁ゲート電界効果トランジスタ とその製造方法

特許請求の範囲

(1)少なくとも第1導電型半導体領域を有する基板上 にゲート絶縁膜が形成されその上に第1ゲート電極 パターンを有し、前記第1ゲート電極パターンの側 壁に第1ゲート電極と仕事関数が異なる(ロチャネル 電界効果型トランジスタの場合第1ゲート電極より も仕事関数が小さい、pチャネル電界効果型トラン ジスタの場合第1ゲート電極よりも仕事関数が大き い)物質からなる第2ゲート電極を煎記第1ゲート電 極パターン側壁に有し、前記第1導電型半導体表面 の少なくとも前記第1ゲート電極下を除いた領域に 第2導電型半導体層を有することを特徴とする絶縁 ゲート電界効果トランジスタ。

(2)少なくとも第1導電型半導体領域を有する基板上 に堆積されたゲート絶縁膜上の酸領域に第1ゲート

電極パターンを形成する工程と、前記第1ゲート電 極パターンの側壁に第1ゲート電極と仕事関数が異 なる(nチャネル電界効果型トランジスタの場合第1 ゲート電極よりも仕事関数が小さい、pチャネル電 界効果型トランジスタの場合第1ゲート電極よりも 仕事関数が大きい)物質を堆積し反応性イオンエッ チングして前記第1ゲート電極パターンの籐壁に残 して第2ゲート電極とする工程と、前記第1導電型 半導体表面の少なくとも前記第1ゲート電極下を除 · いた骸領域に第2導電型半導体層を形成する工程を 含むことを特徴とする絶縁ゲート電界効果トラン ジスタの製造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は、絶縁ゲート電界効果トランジスタと その製造方法に関する。

(従来の技術)

従来、半導体装置の高集積化および高性能化 は、半導体デバイスを微細化するごとによって図 られてきた。しかし、電源電圧を一定にたもっま

ま設計寸法を縮小してMOS電界効果型トランジスタ(MOSFET)のチャネルをサブミクロンに微細化し、それに伴ってゲート絶縁膜を薄膜化するとMOSFET内の電界が高くなり、信頼性が低下するという問題が生じてきている。素子に印加される電圧を低くすれば電界は低くなるが、しかし単純に電源電圧を低下させると信頼性は向上するものの動作速度が低下してしまう。

MOSFETの機細化にまつわる信頼性の問題点は様々あるが、設計寸法の低下に伴ってゲート絶縁膜が薄膜化すると次のような問題がある。第3図に(a)示すように、例えばnチャネルMOSFETの場合、n型多結晶シリコンゲート電極33とn型拡散層34が重なり合う部分のn型拡散層のゲート酸化膜32直下の領域において電界が高くなり、ゲート絶縁膜直下のn型拡散層のやや不純物濃度が低い領域においてパンドが急敵に曲がりディーブ・ディブレッションした領域36が生じ、パンド間トンネルによって素子の漏れ電流が流れ、半導体装置の性能および信頼性を低下する。これは1987年に開催されたイン

ターンの傭壁に第1ゲート電極と仕事開数が異なる。(nチャネル電界効果型トランジスタの場合第1ゲート電極よりも仕事関数が小さい、pチャネル電界効果型トランジスタの場合第1ゲート電極よりも仕事関数が大きい)物質からなる第2ゲート電極を前記第1ゲート電極パターン側壁に有し、前記第1準電影半導体表面の少なくとも前記第1ゲート電極下を除いた領域に第2導電数半導体層を有することを特徴とする絶縁ゲート電界効果型トランジスタである

本発明の製造方法は、少なくとも第1導電型半導体領域を有する基板上に堆積されたゲート絶縁膜上の該領域に第1ゲート電極パターンを形成する工程と、前記第1ゲート電極パターンの鋼壁に第1ゲート電極と仕事関数が異なる(nチャネル電界効果型トランジスタの場合第1ゲート電極よりも仕事関数が大きい)物質を堆積し反応性イオンエッチングして前記第1ゲート電極パターンの興壁に残して第2ゲート電極とす

ターナショナル·エレクトロン·デバイセズ·ミーティン グ(International Electron Devices Meeting) に おいてチャン(T.Y.Chan)等により報告された。

(発明が解決しようとする課題)

前記高電界領域の電界を緩和するには第3図(b)に示したように重なり領域をなくすことによって可能となるが、拡散層端の寄生抵抗が大きくなるために、素子の電流駆動能力の低下をひきおこす。また、わずかに重なり領域を設けても、ホットキャリアーによる長期信頼性の低下を招くなどの問題点があった。

本発明の目的はディーブディブレションした領域の電界を緩和してパンド間トンネルによる漏れ 電流をなくし、しかも寄生抵抗も大きくならない 電界効果トランジスタとその製造方法を提供する ことにある。

(課題を解決するための手段)

本発明は、少なくとも第1導電型半導体領域を有 する基板上にゲート絶縁膜が形成されその上に第1 ゲート電極パターンを有し、前記第1ゲート電極バ

る工程と、前記第1導電型半導体表面の少なくとも 前記第1ゲート電極下を除いた該領域に第2導電型 半導体層を形成する工程を含むことを特徴とする 絶縁ゲート電界効果型トランジスタの製造方法で ある。

(作用)

本発明の構造を採ることによって例えばnチャネルMOSFETの場合、n型拡散層の上に存在する第2ゲート電極は第1ゲート電極よりも仕事関数が小さいために、従来構造に比べディーブ・ディブレッションした領域の電界が緩和される。また、n型拡散層とゲート電極が重なりあっているために、寄生抵抗等の問題点は生じない。

前記製造方法を用いることによって、第2ゲート 電極が第1ゲート電極の側壁に自己整合的に形成される。

(実施例)

第1図は、本発明の実施例である相補型電界効果 トランジスタの断面構造を示す模式図である。p型 シリコン基板1上にnウェル2と素子間分離絶縁膜3

特庸平3-227562(3)

を形成し、次に基板表面にゲート酸化腺4と第1ゲート電極としてタングステンシリサイドゲート電極5を形成する。次いで第2ゲート電極として、p型シリコン基板上のタングステンシリサイドゲート電極5の側壁にはn型多結晶シリコン6をnウェル上の前記タングステンシリサイドゲート電極5の側壁にはp型多結晶シリコン7を形成する。次いでソース・ドレインとしてp型シリコン基板表面に高濃度n型拡散層8を、nウェル表面に高濃度p型拡散層9を形成すると、第1図に示した相補型電界効果トランジスタを得る。

第2図(a)~(f)は、本発明の製造方法によって形成する相補型電界効果トランジスタの断面構造を順を追って示す模式図である。p型シリコン基板11にイオン注入法と熱拡散によってnウェル12を形成し、次に、基板表面に選択酸化法を用いて素子間分離膜13を形成し、次に半導体表面に熱酸化法によってゲート酸化度14を形成する、次いで前記ゲート酸化度上の該領域に第1ゲート電極としてタングステンシリサイドゲート電極15を光リングラ

に示したような相補型電界効果トランジスタが得 られる。

本発明の実施例において相補型電界効果トラン ジスタを示したが、これに限定するものではな く、例えばpチャンネルMOSFETのみ或はnチャン ネルMOSFETのみ、またCMOSとバイポーラトラ ンジスタとCMOSを同一基板上に形成したBiCMOS あるいはSOI(Semiconductor on Insulator), SOS(Si on Sapphire)などでもかまわない。また、本実施例 において第1ゲート電極としてタングステンシリサ イドを、第2ゲート電極としてnチャネルMOSFET にはn型多結晶シリコン、pチャネルMOSFETにはp 型多結晶シリコンの組合せを用いたが、これに限 定するものでなく、例えば第1ゲート電極としてモ リプアンシリサイド、タングステン、モリプデン などを、第2ゲート電極としてnチャネルMOSFET の場合ハフニウム、pチャネルMOSFETの場合にレ ニウムを用いてもかまわない。

(発明の効果)

フィー技術と反応性イオンエッチング法によって 形成すると第2図(a)の構造を得る。CVD法によって 基板表面に多結晶シリコン膜16を堆積すると第2回 (b)の構造を得る。反応性イオンエッチング法に よって前記多結晶シリコン膜16を異方性エッチン グするとタングステンシリサイドゲート電極の係 壁にのみ多結晶シリコン16a、16bが残り、第2図(c) の構造となる。光リソグラフィー技術によって nウェル領域に第1レジスト17を形成し、イオン注 入によって表面にポロンイオン注入層18を形成す ると第2図(d)の構造となる。このとき同時に側壁の 多結晶シリコン16aにもポロンイオンが注入される ので工程を増やさなくてすむ。同様の方法でp型シ リコン基板領域の表面と多結晶シリコン16bにヒ素 イオンを注入すると第2図(e)の構造となる。アニー ルとしてイオン注入によって導入された不純物を 活性化してp型拡散層21、n型拡散層22、p型多結晶 シリコン23、n型多結晶シリコン24とし、続いて SiO,などの層間絶縁膜25を堆積し、コンタクト ホール爾口後アルミニウム配線26を行うと第2図(f)

前記構造をとることによって例えばユチャネル MOSFETの場合、n型拡散層の上に存在する第2ゲート電極は第1ゲート電極よりも仕事関数が小さいために、従来構造に比べてディーブ・ディブレッションした領域の電解が緩和され、バンド間トンネルによる漏れ電流が低減される。また、n型拡散層とゲート電極が重なり合っているために、寄生抵抗等の問題点は生じない。実施例のように第1ゲート電極としてn型多結晶シリコンより抵抗の小さいシリサイド或は金属を用いれば、配線抵抗が減少し高速化が図られる。

本発明の製造方法を用いれば、第2電極は、なんらリングラフィー工程を用いることなく第1ゲート電極個盤に形成される。また、実施例で用いたように第2電極が多結晶シリコンである場合、不純物拡散は、シリコン基板表面にソース・ドレイン(高濃度拡散層)を形成する工程によって自動的に行われる。

図面の簡単な説明


特閒平3-227562(4)

第1図は、本発明の実施例における相補整電界効果トランジスタの断面構造を示す模式図である。 第2図(a)~(f)は、本発明の実施例の相補型電界効果トランジスタの製造工程を順を追って示す模式的 断面図である。第3図は、従来技術により形成されたnチャネルMOSFETの模式的断面図である。

図において、1,11,31…p型シリコン基板、2,12…nウェル、3,13…素子間分離絶縁膜、4,14,32…ゲート酸化膜、5,15…タングステンシリサイドゲート電極(第1ゲート電極)、6,24…n型多結晶シリコン(第2ゲート電極)、7,23…p型多結晶シリコン(第2ゲート電極)、8,22,34…n型拡散層、9,21…p型拡散層、16,16a,16b…多結晶シリコン膜、17…第1レジスト、18…ボロンイオン注入層、19…第2レジスト、20…ヒ素イオン注入層、25…層間絶縁膜、26…アルミニウム配線、33…n型多結晶シリコンゲート電極、35…空乏層、36…ディーブ・ディブレッション領域。

代理人 弁理士 内原 晋

M 1 52



1 p型シリコン基板

2 カウェル

3 毫子配分離於羅族

4 ゲート酸化膜


5 タングステンシリサイドゲート電機 (第1ゲート電振) 6 n型多結集シリコン (第2ゲート電振)

7 p型赤信黒シリコン (第2ゲート電報) 8 n型柱航票

9 p型拡散層

新 2 図

15 タングステンボリサイドゲート電板 (馬1ゲート電板) 13 楽子間分離絶線家 14 ゲート歌化版 13 13 12 nウェル 16 多粒晶シリコン版 (b) 16b 16b 18a 18a



第 3 図

